雷达信号频率实时精确测量电路的设计与实现

重点介绍以Xilinx公司的Virtex5系列FPGA和ADI公司的TigerSHARC系列浮点型DSP芯片ADSP-TS201S为核心,设计的一种符合CPCI规范的标准6u信号处理硬件电路平台。在这一硬件电路平台上,实现了雷达信号中频频率的实时精确测量。通过脉冲积累,利用脉冲之间的相参性,雷达信号中频频率测量精度可以优于1Hz。

3 2

航天电子对抗

第 2 7卷第 2期

雷达信号频率实时精确测量电路的设计与实现 卢鑫，同良， 郑熊超 (国航天科工集团 8 1中 5 1研究所，苏南京 2 0 0 )江 1 0 7摘要：重点介绍以 Xin l x公司的 Vit x系列 FP i re 5 GA和 ADI公司的 Tie s g r HARC系 列浮点型 DS芯片 ADS P P~TS 0 S为核心，计的一种符合 CPC 21设 I规范的标准 6 u信号处理

硬件电路平台。在这一硬件电路平台上，现了雷达信号中频频率的实时精确测量。通过脉实冲积累，用脉冲之间的相参性，达信号中频频率测量精度可以优于 1。利雷 Hz 关键词：硬件电路；达信号；率测量 雷频 中图分类号： TN9 4 7文献标识码： A

D e i n a d r a i a i n o e ltm e a d hi h a c r c sg n e lz to f r a—i n g c u a y r d r f e u n y m e s rng c r u t a a r q e c a u i i c i Iu xi Zhe ng ing. ing Ch o n, ng To la X o a

( . 5 Re e rh I siu eo No 8 1 s a c n t t fCAS C,Na jn 2 0 0,Ja g u,Ch n ) 1 t I n ig 1 0 7 in s ia A b t a t A ic t a f m ha i c r d n sr c: cr ui pltor t t s o e i Xii lnx FPG A a Iier nd 'g SH A RC A DSP— S 1 s te s d, T 20 i s r s e

whih c nf r st hes a da d of(PCIa l. O n t spltor,t n e me a e fe e y ofr d rsgn li c o o m o t t n r ' swe 1 hi a f m hei t r dit r qu nc a a i a s m e s r d a c r t l n r altm e By t e m e n ofp s c a u e c u a ey i e i . h a uleac um u a in a e la iii hec e e c e w e n l to sw l sutlzng t oh r n e b t e pule

t e ii e s ene s a e t c e e w ihi z s s,he pr cson ofm a ur l nti bl o a hiv t n l . H Ke r s: ar y wo d h dwa ec r ui;r da i na; fe ue c a ur m e r ic t a r sg 1 r q n y me s e nt

0引言 雷达辐射源载频的精确测量可以应用在尤源定位

1硬件电路设计 硬件电路平台采用高速数据采集卡 AD 5 7 S 4 4完成模拟信号采集，模拟信号转换为数字信号，将然后将采集数据送至 F GA进行中频数据处理， P P F GA将处理完的脉冲送至外部 DD I S AM,待 D P的访 R I DR 等 S 问。D P作为协处理器对信号进行计算分析，成频 S完

领域。从接收信号中提取精确的到达频率信息可以实现目标定位，其测量精度至少要达到赫兹量级，度要精求相当高，用传统的谱估计方法存在许多困难。为采此，本文对频率精测算法进行更深入的研究，在满足低

信噪比适应条件的同时，算法移植到硬件电路平台将 上，实现实时测量。由于信号处理流程相对复杂，算运 量较大，据吞吐率也急剧上升，样就对硬件平台设数这计提出了较高的要求。我们采用 I P+F GA这种 ) S P 目前国际上比较通用的方法进行信号处理板的设‘,

率测量功能。上位机与信号处理板之间的数据通信通过 C C接口、口和网口来完成。硬件电路平台原 P I串 理组成结构如图 1所示。

由于要对中频带通信号进行高速高精度数字化， AD器件的性能对后面信号处理的指标影响很大。我

为满足实时处理的要求，用高性能芯片。研制的硬选件电路平台主要由信号采集电路、频信号处理部分中

们选取 1 4位的 AD 5 7,样时钟遵循带通采样定 S 44采 理，虑到实现的难易程度，样时钟选取 IO考采 O MHz,

F GA、字信号处理 DS、据存储单元 DD I P数 P数 RI S RAM以及 C C D P I接口、口、口等组成，有系串网具统集成度高、算能力强、构灵活、扩展性强等运结可 特点。 收

稿日期：2 1—1—1; 0 1 1—2 0 0 0 5 2 1一O 6修回。 作者简介：卢鑫 ( 9 1,,程师， 1 8一)女工主要研究方向为电子对抗。

今后可扩展至 4 0 0 MHz为保证整板的实际有效位数，和后续高精度的频率测量，入时钟的稳定度要求优输 于 1×1 0。

F GA的信号处理运算量主要体现在数字正交和 P 信号检测这两个过程对 F GA资源的占用上。由于 P 1 0 Hz样， 0M采因此从 AD送来的中频样本点数据量